[Red0-0]

Увидел по-настоящему длиииииинные предложения..
Аккуратно, опасно для сознания..

началось все с вполне милого такого предложения:

"Кисть промышленного робота, содержащая дифференциальный исполнительный механизм, привод, выполненный в виде силового цилиндра, и съемный схват, состоящий из корпуса, губок и рычажного механизма, отличающаяся тем, что, с целью повышения надежности и упрощения конструкции, выходное звено дифференциала снабжено фланцем с установочными штырями и радиальными выступами, схват-планшайбой с ответными этим выступам пазами, а на корпусе схвата выполнены отверстия под установочные штыри, в которых смонтированы подпружиненные пальцы, при этом планшайба снабжена элементом фиксации ее положения вне кисти, например в таре"

удивился, конечно, но дальше - больше ))

"Устройство управления схватом манипулятора, содержащее привод, кинематически связанный с губками схвата, блок сравнения, по крайней мере один датчик усилия сжатия, установленный на губке схвата, блок управления, выход которого соединен с входом пневмопривода, отличающееся тем, что, с целью расширения функциональных возможностей за счет увеличения номенклатуры манипулируемых деталей, а также за счет расширения зоны работы, оно снабжено пневмоклапанами, манометром, задатчиками управления, триггером, элементом ИЛИ-НЕ, пневмокнопкой, элементом НЕ, обратными клапанами, воздухораспределителем, редукционным клапаном, переменным дросселем, ПИ-регулятором, при этом выход блока управления соединен с пневмоприводом посредством воздухораспределителя, а датчик усилия сжатия выполнен в виде механопневматического преобразователя с линейной выходной характеристикой, выход которого соединен с входом первого пневмоклапана и первым входом блока сравнения, второй вход которого через манометр подключен к выходу первого задатчика управления, а выход блока сравнения соединен с первым входом триггера, второй вход которого подключен к выходу элемента ИЛИ-НЕ, первый вход которого соединен с пневмокнопкой, а второй – с выходом элемента НЕ, вход которого подключен к выходу первого обратного клапана, который соединен также с выходом воздухораспределителя и с входом редукционного клапана, выход которого через манометр, переменный дроссель, третий пневмоклапан и третий обратный клапан подключен к входу привода, при этом управляющий вход пневмоклапана соединен с инверсным выходом триггера, а выход второго задатчика управления через манометр, второй клапан соединен с вторым входом ПИ-регулятора, первый вход которого соединен с выходом первого пневмоклапана, при этом выход ПИ-регулятора через второй обратный клапан подключен к входу привода, а управляющие входы первого и второго пневмоклапанов соединены с прямым выходом триггера."

а дальше... в общем.. кто сможет это прочитать, тому надо выдать медаль)) не знаю правда равноценно ли это - менять мозг на медаль)

"Устройство по пункту 1, отличающееся тем, что второй вычислительный блок содержит семнадцатый, восемнадцатый и девятнадцатый сумматоры, с первого по тринадцатый регистры, с первого по одиннадцатый элемент ИЛИ, блок вычисления арктангенса, с первого по тринадцатый коммутаторы, инвертор, с первого по пятый квадраторы, с первого по четвертый блоки вычитания, с первого по пятый блоки умножения, первый и второй сдвиговые регистры, первый и второй блоки вычисления синуса и косинуса, первый и второй блоки деления, блок вычисления арккосинуса, с первого по шестой элементы задержки, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, а с первого по пятьдесят четвертый выходы распределителя импульсов соединены с управляющими входами соответственно с первыми и вторыми входами первого, второго и третьего регистров, с первым, вторым и третьим входами четвертого регистра, с третьим входом второго регистра, с первым входом первого коммутатора, с третьим входом первого регистра, с первым входом второго коммутатора, с первым и вторым входами пятого регистра, с четвертым входом четвертого регистра, с третьим входом третьего регистра, с первым и вторым входами шестого регистра, с первым входом третьего коммутатора, пятым и шестым входами четвертого регистра, с первыми входами четвертого и пятого коммутатора, с первыми входами седьмого и восьмого регистров, с вторым входом седьмого регистра, с первым входом шестого коммутатора, с вторым входом восьмого регистра, с первым входом седьмого коммутатора, с вторыми входами четвертого и пятого коммутаторов, с первым входом первого сдвигового регистра, с первым входом блока вычисления арккосинуса, с первым и вторым входами девятого регистра, с первым входом восьмого коммутатора, с первым входом второго сдвигового регистра, с первыми входами девятого и десятого коммутаторов, с первым входом десятого регистра, четвертыми сходами первого и второго регистров, с первыми входами одиннадцатого и двенадцатого регистров, с вторым входом двенадцатого регистра, с первым входом одиннадцатого коммутатора, с первым входом тринадцатого регистра, с вторым входом одиннадцатого регистра, с первыми входами двенадцатого и тринадцатого коммутаторов, с вторыми входами десятого и тринадцатого регистров, с четвертым входом третьего регистра, пятый и шестой входы первого регистра являются соответственно четвертым и пятым входами второго вычислительного блока, а первый и второй выходы подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого соединен с вторым входом второго коммутатора, подключенного первым выходом к первому входу блока вычисления арктангенса, а вторым выходом – к первому входу первого блока деления, пятый и шестой входы второго регистра являются соответственно шестым и седьмым входами второго вычислительного блока, а первый и второй выходы подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого соединен с вторым входом первого коммутатора, подключенного первым выходом к первому входу второго блока деления, а вторым выходом через инвертор – к второму входу блока вычисления арктангенса, выход которого соединен с третьими входами пятого и одиннадцатого регистров, подключенных своими выходами к вторым входам соответственно двенадцатого и тринадцатого коммутаторов, первые выходы которых являются соответственно первым и вторым выходами второго вычислительного блока, а вторые выходы соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого подключен к входу первого блока вычисления синуса и косинуса, соединенного первым выходом через первый элемент задержки с вторым входом первого блока деления, а второй выход – с вторым входом второго блока деления, выход которого через первый квадратор подключен к первому входу семнадцатого сумматора, пятый и шестой входы третьего регистра являются соответственно восьмым и девятым входами второго вычислительного блока, а первый и второй выходы подключены соответственно к первому и второму входам четвертого элемента ИЛИ, выход которого соединен с первым входом первого блока вычитания, подключенного своим выходом к третьему входу шестого регистра, выход которого соединен с вторым входом третьего коммутатора, подключенного первым выходом к первому входу пятого элемента ИЛИ, а вторым выходом через второй квадратор – к второму входу семнадцатого сумматора, выход которого соединен с первым входом второго блока вычитания, седьмой, восьмой и девятый входы четвертого регистра являются соответственно первым, вторым и третьими входами второго вычислительного блока, первый выход четвертого регистра соединен с вторым входом первого блока вычитания, а второй и третий выходы – с третьими входами соответственно четвертого и пятого коммутаторов, первые выходы которых подключены соответственно к первым входам первого и второго блоков умножения и первому входу шестого элемента ИЛИ, вторые выходы – соответственно к первому и второму входам третьего блока умножения, а третьи выходы соответственно через третий и четвертый квадраторы – к третьим входам восьмого и седьмого регистров, соединенных своими выходами с вторыми входами соответственно седьмого и шестого коммутаторов, первые выходы которых подключены соответственно к первому входу третьего и второму входу второго блоков вычитания, а вторые выходы – соответственно к первому и второму входам восемнадцатого сумматора, соединенного своим выходом с вторым входом шестого элемента ИЛИ, выход третьего блока умножения соединен через пятый квадратор с вторым входом второго сдвигового регистра, а также непосредственно – с вторым входом первого сдвигового регистра, выход которого подключен к первому входу седьмого элемента ИЛИ, соединенного своим выходом с вторым входом блока вычисления арккосинуса, третий вход которого подключен к выходу восьмого элемента ИЛИ, а выход – к третьим входам девятого, десятого, двенадцатого и тринадцатого регистров являются соответственно третьим и четвертым выходами второго вычислительного блока, а выходы девятого и двенадцатого регистров соединены с вторыми входами соответственно восьмого и одиннадцатого коммутаторов, первые выходы которых являются соответственно пятым и шестым выходами второго вычислительного блока, а вторые выходы подключены соответственно к первому и второму входам девятого элемента ИЛИ, соединенного своим выходом с входом второго блока вычисления синуса и косинуса, первый выход которого подключен к второму входу первого блока умножения, а второй выход – к второму входу второго блока умножения и к первому входу четвертого блока умножения, соединенному вторым входом через второй элемент задержки с выходом второго сдвигового регистра, а выход через третий элемент задержки – с первым входом десятого элемента ИЛИ, второй вход которого подключен к выходу второго блока умножения, а выход – к первому входу девятнадцатого сумматора, соединенного вторым входом с выходом шестого элемента ИЛИ, а выходом – с вторым входом девятого коммутатора, первый выход которого через четвертый элемент задержки подключен к второму входу седьмого элемента ИЛИ, а второй выход через пятый элемент задержки – к второму входу пятого элемента ИЛИ, соединенного своим выходом с первым входом пятого блока умножения, второй вход которого подключен к выходу одиннадцатого элемента ИЛИ, соединенного первым входом с выходом первого блока умножения, а вторым входом – с выходом первого блока деления, второй вход десятого коммутатора подключен к выходу пятого блока умножения, первый выход через шестой элемент задержки – к первому входу четвертого блока вычитания, второй вход которого соединен с вторым выходом десятого коммутатора, а выход – с первым входом восьмого элемента ИЛИ, подключенного вторым входом к выходу третьего блока вычитания, второй вход которого соединен с выходом второго блока вычитания."

ДА!! это ОДНО предложение )))
В общем веселая такая книжка)) Совсем не исключаю что там есть и еще длиннее))

И теперь я таки понял, кто работы в 200-300 листов стал называть пояснительными записочками - всего то пара предложений..